課題:
設計過程:
(1)LTspiceでJFET, NチャネルMOSFETを選択するとそれらの一覧表が表示される 。
しかし、多数の知らない名前のFETばかりで、 どれを選んだら良いかわからない。
このため、FETを使用する回路設計が先に進めない。
技術的課題:
(2)Vth(バイアス電圧) をいいかげんな暫定的な値に設定すると、 ACゲインがマイナスの利得となり、増幅が起こらない。
(3)JFETを選択、 ゲート抵抗を1MΩなどの大きな値でGNDに落とすか、または、 ネット情報のバイアス電圧をVcc/ Vdd電圧を分圧して与えると、増幅せずに減衰するアッテネータ動作か、 利得がとれても数dBと大変小さくなることが多い。
原因:
・どのFETがどの周波数まで、 どのくらいのゲインで使えるか情報がない。
・FETのVth(ゲートバイアス電圧)は、 デバイス毎にばらばらで一定でない。
・JFETはVgs= マイナス電圧側から0V中心にIds電流変化領域があるものが多 い。
Vgs=0VまたはVgs≒ 0Vのプラス電圧では利得は小さいか、利得は0になる。
・MOSFET N-channel は、Vgs >0 正電圧にバイアス電圧をとるが、このVthに達していないと、 増幅は起こらず、
利得はマイナスになる。(AC解析をすると、 利得がマイナスになる。)
0. FET選択の選択/判別のノウハウ:
次の基準を目安にLTspiceのFET選択画面から使えそうな小信号用FETを選ぶ。
・Rds(ドレイン-ソース間ON抵抗) が1000mΩより大きいものが、小信号増幅用FETである。
・Rdsが数mΩと小さいものは、大電流スイッチング用である。
・Rdsが大きいほど利得は40dB程度と、 AF領域で大きくなる。
・周波数が高くても使えるFETは、 Cgsが10nC未満のゲート~ ソース間容量が小さいものが良い。
1. DC解析によるデバイス特性の把握手順
VDS= 最大Vds/2 とする。
RL = 10K,5k,2k,1k,500,200,100,50, 20,10 と負荷抵抗を
.step param list RL 0K,5k,2k,1k,500,200,100,50,20, 10
で、
.DC 0V 5V
でDC解析し、Idsが立ち上がり始めるVth電圧、 Vth電圧範囲を見つける。
2. AC解析による周波数特性(周波数:利得)の把握
#1で求めたVth電圧を、 ソース入力電圧のオフセットバイアス電圧に設定し、
.ac dec 100 1 200Meg
3. 調査したFETの特性を一覧表として作成する。(図1.)
図1. N-MOS FET特性の調査(一例:ここでは一部データに限定) |
関連文書:
0 件のコメント:
コメントを投稿
現在コメント機能に不具合が出ています。お手数ですみません。
メッセージは、メールでお送り願います。